제72회 전자기기기능장 실기 필답형 문제

제72회 전자기기 기능장 실기 필답형 시험을 치렀다.
총 9문항이 출제 되었고 회로도 NE555발진회로 OP앰프와 리미터회로 조합 완성이 1문항 십점으로 종래 출제된 회로와 유사했다.
부품면 납땜면 실크면을 보고 점선 안의 미완성 회로를 4개소 작도 하는 것 이었다.
심벌 예제를 주의 깊게 보고 해야 했다.

그리고 PCB제작에 관련해 거버에 대한 약어가 출제 되었고 오실로스코프 사인파 전압의 실효치Vrms와 평균치Vavg를 구하는 문제가 출제 되었다.

아홉 문제 중에 한 문제는 기억이 나질 않는다. 기억이 나면 업데이트 하려 한다.

드디어 생각났다!ㅎㅎㅎㅎㅎ
천상천하 유아독존!

J, K플립플롭 회로에서 입력 클럭에 따른 출력Q1과 Q2의 High, Low상태도를 작도하는 것이었다.
J와 K의 입력상태는 High(1)인 상태이다.
타이밍 챠트를 작도 하시오.

제시된 회로는 7476 JK 플립플롭 두 개를 직렬로 연결한 동기식 카운터 회로입니다. J와 K 입력이 모두 High(1) 상태이므로, 클럭 펄스가 들어올 때마다 플립플롭의 출력은 반전(토글)됩니다.

회로 분석:

• U4A (첫 번째 플립플롭):
  • J = 1, K = 1
  • CLK 입력에 클럭 펄스가 들어올 때마다 Q1 출력이 반전됩니다.
• U4B (두 번째 플립플롭):
  • J = Q1, K = Q1
  • CLK 입력에 클럭 펄스가 들어올 때마다 Q2 출력이 반전됩니다. (단, J와 K 입력은 Q1 출력에 연결되어 있습니다.)

타이밍 차트 작성:

1. 클럭 (CLK):
   • 일정한 주기로 High와 Low를 반복하는 클럭 펄스를 그립니다.
2. Q1 출력:
   • 첫 번째 클럭 펄스의 상승 에지에서 Q1이 반전됩니다.
   • 이후 클럭 펄스의 상승 에지마다 Q1이 계속 반전됩니다.
   • 결과적으로 Q1은 클럭 주파수의 1/2 주파수를 갖는 구형파가 됩니다.
3. Q2 출력:
   • Q2는 Q1의 변화에 따라 변합니다.
   • Q1이 High에서 Low로 또는 Low에서 High로 변할 때마다 Q2가 반전됩니다.
   • 결과적으로 Q2는 Q1 주파수의 1/2 주파수를 갖는 구형파가 됩니다. (클럭 주파수의 1/4 주파수)

타이밍 차트 예시:

(이미지로 표현하기 어려우므로 텍스트로 표현합니다.)

CLK:  _I_I_I_I_I_I_I_I_I_I_
Q1:   ----__----__----__
Q2:   --------____--------

• _는 Low 상태, I는 High 상태, -는 유지 상태를 나타냅니다.

참고:

• /CLR과 /PRE 입력은 모두 High 상태이므로 플립플롭은 정상적으로 동작합니다.
• 위 타이밍 차트는 이상적인 경우이며, 실제 회로에서는 약간의 지연 시간 등이 발생할 수 있습니다.

출제된 문제는 테브난 정리 회로 등 비교적 전기 기초적인 문제가 출제 되었다.

아래와 같은 논리회로의 간략화를 하는 문제도 출제 되었다.

제시된 논리 회로는 NAND 게이트와 AND 게이트를 조합하여 구현된 회로입니다. 회로를 간략화하기 위해 불 대수(Boolean algebra) 및 드 모르간의 법칙(De Morgan's laws)을 사용할 수 있습니다.

회로 분석:

1. 게이트 종류:
   • U1A, U1B: 7400 (NAND 게이트)
   • U2A, U2B, U2C: 7410 (3-입력 NAND 게이트)
2. 입력:
   • INPUT_A, INPUT_B, INPUT_C
3. 출력:
   • X

회로 간략화:

1. U1A 및 U1B 출력:
   • U1A 출력 = (INPUT_A NAND INPUT_B)'
   • U1B 출력 = (INPUT_B NAND INPUT_C)'
2. U2A 및 U2B 출력:
   • U2A 출력 = (INPUT_A NAND INPUT_B NAND INPUT_B)'
   • U2B 출력 = (INPUT_B NAND INPUT_C NAND INPUT_C)'
3. U2C 출력 (최종 출력 X):
   • X = (U2A 출력 NAND U2B 출력 NAND INPUT_C)'

불 대수 및 드 모르간의 법칙 적용:

• 드 모르간의 법칙:
  • (A NAND B)' = A AND B
  • (A AND B)' = A' OR B'
• 간략화 단계:
  1. U2A 출력 = (INPUT_A AND INPUT_B)
  2. U2B 출력 = (INPUT_B AND INPUT_C)
  3. X = ((INPUT_A AND INPUT_B) AND (INPUT_B AND INPUT_C) AND INPUT_C)'
  4. X = ((INPUT_A AND INPUT_B AND INPUT_C) AND INPUT_B)'
  5. X = (INPUT_A AND INPUT_B AND INPUT_C)' OR INPUT_B'
  6. X = INPUT_A' OR INPUT_B' OR INPUT_C' OR INPUT_B'
  7. X = INPUT_A' OR INPUT_B' OR INPUT_C'

간략화된 논리식:

• X = INPUT_A' + INPUT_B' + INPUT_C'

결론:

• 원래 회로는 여러 개의 NAND 및 AND 게이트로 구성되어 있었지만, 간략화를 통해 3-입력 NOR 게이트로 대체될 수 있습니다.
• 간략화된 회로는 원래 회로와 동일한 논리 기능을 수행하면서 게이트 수를 줄여 회로를 단순화합니다.

시험공부를 하지 않은 입장은 문제풀이가 조금 어려웠을 것이다.

기억을 살려 출제된 문제를 회로도 작도하여 올린다.
키르히호프 전압법칙을 이용한 출력전압을 구하는 것과

제시된 회로는 두 개의 전원과 세 개의 저항으로 구성된 복잡한 회로입니다. 키르히호프 전압 법칙(KVL)을 사용하여 이 회로의 출력 전압을 계산해 보겠습니다.

1. 회로 분석:

• 전원:
  • BT1: 6V
  • BT2: 3V
• 저항:
  • R1: 12Ω
  • R2: 4Ω
  • R3: 6Ω
• 출력 전압:
  • Vout (두 개): R1과 R2 양단의 전압

2. 키르히호프 전압 법칙 (KVL) 적용:

• 루프 설정:
  • 회로에 두 개의 독립적인 루프를 설정합니다.
  • 루프 1: BT1, R1, R3
  • 루프 2: BT2, R3, R2
• 전류 방향 설정:
  • 각 루프에 흐르는 전류의 방향을 임의로 설정합니다.
  • 루프 1: I1 (시계 방향)
  • 루프 2: I2 (시계 방향)
• KVL 방정식 작성:
  • 루프 1: 6V - 12Ω * I1 - 6Ω * (I1 - I2) = 0
  • 루프 2: 3V - 6Ω * (I2 - I1) - 4Ω * I2 = 0

3. 방정식 풀이:

• 방정식 정리:
  • 루프 1: 18 * I1 - 6 * I2 = 6
  • 루프 2: -6 * I1 + 10 * I2 = 3
• 연립 방정식 풀이:
  • I1 = 1/2 A
  • I2 = 3/5 A

4. 출력 전압 계산:

• Vout1 (R1 양단):
  • Vout1 = 12Ω * I1 = 12Ω * (1/2 A) = 6V
• Vout2 (R2 양단):
  • Vout2 = 4Ω * I2 = 4Ω * (3/5 A) = 2.4V

5. 결과:

• R1 양단의 출력 전압: 6V
• R2 양단의 출력 전압: 2.4V

추가 설명:

• 키르히호프 전압 법칙은 폐회로에서 전압의 합이 0이라는 원리를 이용합니다.
• 연립 방정식을 풀 때는 가감법, 대입법 등 다양한 방법을 사용할 수 있습니다.
• 계산 결과는 전류 방향 설정에 따라 부호가 달라질 수 있지만, 전압의 크기는 변하지 않습니다.

테브난의 등가회로에서 총 전류를 구하는 것

제시된 회로는 테브난의 등가 회로를 사용하여 분석할 수 있는 복잡한 저항 회로입니다. 테브난의 정리는 복잡한 회로를 전압원과 직렬 저항으로 단순화하여 회로 분석을 용이하게 합니다.

1. 테브난 등가 전압 (Vth) 계산:

• 회로에서 부하 저항(R8)을 제거하고 개방 회로 전압을 계산합니다.
• R4, R5, R6, R7로 구성된 전압 분배 회로를 분석합니다.
• 전압 분배 법칙을 사용하여 R6와 R7 사이의 전압을 계산합니다.
  • Vth = 10V * (R7 / (R6 + R7)) = 10V * (4 / (1 + 4)) = 8V

2. 테브난 등가 저항 (Rth) 계산:

• 전압원을 단락시키고 회로의 등가 저항을 계산합니다.
• R4와 R5, R6와 R7을 각각 병렬로 연결하고, 그 결과를 직렬로 연결합니다.
  • R45 = R4 * R5 / (R4 + R5) = 1 * 4 / (1 + 4) = 0.8Ω
  • R67 = R6 * R7 / (R6 + R7) = 1 * 4 / (1 + 4) = 0.8Ω
  • Rth = R45 + R67 = 0.8Ω + 0.8Ω = 1.6Ω

3. 총 전류 (I) 계산:

• 테브난 등가 회로를 사용하여 총 전류를 계산합니다.
• 옴의 법칙을 사용하여 전류를 계산합니다.
  • I = Vth / (Rth + R8) = 8V / (1.6Ω + 3Ω) = 8V / 4.6Ω ≈ 1.74A

결론:

• 테브난 등가 전압 (Vth) = 8V
• 테브난 등가 저항 (Rth) = 1.6Ω
• 총 전류 (I) ≈ 1.74A

참고:

• 테브난의 정리는 복잡한 회로를 단순화하여 분석하는 강력한 도구입니다.
• 테브난 등가 회로는 부하 저항의 변화에 따른 회로 동작을 분석하는 데 유용합니다.

논리합의 부정 NOR Gate에 대한 다이오드와 저항기 심벌을 점선 안에 그려 넣는 것과

논리회로의 간소화 출력을 구하는 것과 NE555회로의 발진주파수를 구하는 문제였다.

제시된 회로는 NE555 타이머 IC를 사용한 비안정 멀티바이브레이터 회로입니다. 이러한 회로의 발진 주파수는 다음과 같은 공식으로 계산됩니다.

발진 주파수 공식:

• f = 1.44 / ((R11 + 2 * R12) * C1)

주어진 값:

• R11 = 6.8kΩ = 6800Ω
• R12 = 68kΩ = 68000Ω
• C1 = 10nF = 10 * 10^-9 F

계산:

• f = 1.44 / ((6800 + 2 * 68000) * 10 * 10^-9)
• f = 1.44 / ((6800 + 136000) * 10 * 10^-9)
• f = 1.44 / (142800 * 10 * 10^-9)
• f = 1.44 / 0.001428
• f ≈ 1008403 Hz
• f ≈ 1.008 kHz

결론:

• 회로의 발진 주파수는 약 1.008kHz입니다.

추가 정보:

• NE555 타이머 IC는 다양한 타이밍 및 발진 회로에 사용되는 다용도 IC입니다.
• 비안정 멀티바이브레이터 회로는 일정한 주파수의 구형파를 생성합니다.

NE555 IC회로는 항상 실기에 기본 클럭회로로 출제가 되는 것 같다. 가급적 회로를 암기하는 것이 좋다.